• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種電阻式測試結構，包括：一半導體基板，具有一主動區；一閘堆疊物，形成於該主動區之上；一第一導電接觸物，連接該閘堆疊物之相對側之該主動區，該第一導電接觸物提供橫跨該閘堆疊物之一第一尺寸之一電性短路情形；以及一第二導電接觸物，連結於該閘堆疊物之相對側之該主動區，該第二導電接觸物提供橫跨該閘堆疊物之一第一尺寸之一電性短路情形，該第一導電接觸物與該第二導電接觸物沿垂直於該第一尺寸之該閘堆疊物之一第二尺寸而相分隔。
    公开号:TW201314811A
    申请号:TW101104491
    申请日:2012-02-13
    公开日:2013-04-01
    发明作者:An-Chun Tu；Chen-Ming Huang；Chih-Jen Wu；Chin-Hsiang Lin
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L22-00
    专利说明:
    電阻式測試結構、半導體裝置及電阻裝置之操作方法
    本發明係關於半導體製作，且特別是關於一種電阻式測試結構、半導體裝置及電阻裝置之操作方法。
    製程變異(process variation)可導致半導體結構的良率降低。偵測製程變異之傳統方法之一為測試圖案(test patterns)的使用。傳統之一種測試圖案包括了形成於基板上之電阻(resistor)。於基板材料內藉由摻雜而形成數個主動區，且一個或一個以上之主動區可作為電阻之用。為了形成上述電阻，可沿著一主動區的長度方向上設置數個金屬接觸物(metal contacts)。接著便可量測此些接觸物之間的一電阻值(resistance)。
    通常假設可能起因於構件尺寸的變異、摻雜的變異以及相似情形之此製程變異會影響測試圖案的電阻值。因此，可藉由辨別量測電阻值與另一電阻值間的差異而偵測製程變異。通常亦假設影響了一測試圖案之製程變異可能影響了晶圓上之一或多個其他部分(或全部)。
    然而，部分之傳統測試圖案對於某些製程變異情形並不夠敏銳而無法提供可靠的判讀。因此，便需要可提供更可靠結果之其他測試圖案。
    依據一實施例，本發明提供了一種電阻式測試結構，包括：一半導體基板，具有一主動區；一閘堆疊物，形成於該主動區之上；一第一導電接觸物，連接該閘堆疊物之相對側之該主動區，該第一導電接觸物提供橫跨該閘堆疊物之一第一尺寸之一電性短路情形；以及一第二導電接觸物，連結於該閘堆疊物之相對側之該主動區，該第二導電接觸物提供橫跨該閘堆疊物之一第一尺寸之一電性短路情形，該第一導電接觸物與該第二導電接觸物沿垂直於該第一尺寸之該閘堆疊物之一第二尺寸而相分隔。
    依據另一實施例，本發明提供了一種電阻裝置之操作方法，其中該電阻裝置包括具有藉由一介電物與一閘電極分隔之一主動區之一基板以及沿該閘電極之一最長尺寸設置之複數個導電插拴，該方法包括：施行一或多個製程以形成該電阻裝置；量測該些導電接觸物間之一電阻值；以及建立經量測之該電阻值與一或多個製程內變異之關係。
    依據另一實施例，本發明提供了一種半導體裝置，包括：一金氧半導體結構，其具有半導體基板，具有一主動區及形成於該主動區上之一閘堆疊物；一對第一導電接觸物，接觸該閘堆疊物之相對側之該主動區，該對第一導電接觸物沿該閘堆疊物之一第一尺寸而電性接觸；以及一對第二導電接觸物，接觸該閘堆疊物之相對側之該主動區，該對第二導電接觸物沿該閘堆疊物之一第一尺寸而電性接觸，該對第一導電接觸物與該對第二導電接觸物沿垂直於該第一尺寸之該閘堆疊物之一第二尺寸而相分隔。
    為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下：
    可以理解的是，於下文中提供了用於施行本發明之不同特徵之多個不同實施例，或範例。基於簡化本發明之目的，以下描述了構件與設置情形之特定範例。然而，此些構件與設置情形僅作為範例之用而非用於限制本發明。再者，於早於一第二製程之前施行一第一製程之描述可包括第二製程於第一製程實施後馬上實施之實施例，且亦包括於第一製程與第二製程之間更包括了額外製程的施行之實施例。基於簡化與清楚之目的，多個構件係採用任意尺寸繪製。再者，於描述中關於於一第二元件之上或上之第一元件的形成可包括了第一元件與第二元件係為直接接觸之實施情形，且亦包括了於第一元件與第二元件之間包括了額外元件之實施情形，因而使得第一元件與第二元件之間並未直接接觸。
    本發明之多個實施例係關於電阻式測試圖案及其製造與使用方法。於一範例中，係使用金氧半導體製程以形成一電阻式測試圖案，其形成一閘結構於一基板上。於此範例中，基板包括了數個主動區，其中一或多個主動區可用於形成具有實際作用之元件(例如電晶體)，而其他主動區可用於形成測試圖案。
    關於測試圖案，於基板之一主動區內形成一介電材料，而於此介電材料之上形成一閘電極。此閘電極與主動區係為介電材料所分隔，以形成如一般金氧半導體電晶體之一電容結構。此測試圖案包括兩個或兩個以上之導電接觸物，分佈於閘電極之一最長尺寸上。導電接觸物之一範例為跨立於閘電極旁以與閘結構之兩側之主動區相接觸之一金屬接觸物，進而形成橫跨閘電極(例如源極至汲極)之電性短路情形。再者，於本範例中，導電接觸物並非直接接觸閘電極。可沿著閘電極之最長尺寸而設置相似於第一導電接觸物之一第二導電接觸物，且其與第一導電接觸物相分隔。
    閘電極與介電材料可相似於同晶圓上之電晶體。於電晶體具有金屬閘堆疊物與高介電常數介電材料之範例中，測試圖案可包括於相同製程中所形成之金屬閘堆疊物與高介電常數介電材料。同樣地，於閘電極為多晶矽而介電材料為非高介電常數介電材料(例如二氧化矽)之範例中，測試圖樣亦可包括藉由相同製程所形成之相同材料。
    依據不同實施例之測試圖案可形成於多個位置處。於一實施例中，測試圖案可形成於一並非用於產品使用之一假晶圓(dummy wafer)之上。於另一實施例中，測試圖案可形成於產品晶圓之一切割道內，其具有實際電路，或其他地方。再者，其他實施例中可包括相鄰之兩個或兩個以上之測試圖案。
    於其他實施例中，可包括採用電阻式測試圖案以測試製程變異之方法。於形成測試圖案之後，介於量測導電接觸物之間的電阻值。當電阻值顯著地不同於另一電阻值時，此差異即為製程變異之顯示。於包括相鄰之兩相似測試圖案之一實施例中，可量測相鄰之每一測試圖案的電阻值並計算其差值。此差值即為製程變異之顯示。
    上述方法接著建立上述量測與一製程變異間的關連性。舉例來說，可建立前述討論之差異與特徵尺寸或其他尺寸、摻雜、回火、熱特性及/或相似情形間之變異的關連性。當上述變異落於可接受範圍之外時，此晶圓或批次將標示為無效的。當上述變異落於可接受範圍之內時，此晶圓或批次將標視為有效的。於其他情形中，於最終判定其有效或無效之前，可施行其他之測試。
    上述實施情形僅為簡單範例。於下文中將詳細描述多個實施例。
    第1圖為一流程圖，顯示了依據本發明之多個目的之具有測試圖案之晶圓的製作與測試之一種方法100。第1圖係關於第2圖與第3圖。第2圖為一單一測試圖案200之剖面圖，而第3圖為此測試圖案200之一局部上視圖(略去了淺溝槽隔離物STI)。於第3圖內之線段A-B則顯示了對應於第2圖內剖面之一切線。雖第2圖與第3圖著重於一測試圖案，但可以理解的是下述製程可施行於晶圓層級上，不僅形成一測試圖樣且亦形成了電晶體。
    於步驟110中，於一基板210上形成數個主動區(active regions)與淺溝槽隔離物(shallow trench isolations，STIs)。上述基板可包括矽、鍺、矽鍺或其他適當之半導體材料。此外，於部分實施例中，半導體基板210可包括一磊晶層。例如，基板210可具有覆蓋一塊狀半導體(bulk semiconductor)之一磊晶層(未顯示)。再者，基板210可經過應變以增加其表現。舉例來說，此磊晶層可包括不同於塊狀半導體之一半導體材料，例如由包括選擇性磊晶成長(selective epitaxial growth，SEG)之一製程所形成之覆蓋一塊狀矽之一矽鍺層或覆蓋一塊狀矽鍺之一矽層。再者，上述基板210可包括如一埋設介電層(buried dielectric layer)之絕緣層上覆矽結構(semiconductor-on-insulator structure，SOI structure，未顯示)。此外，上述基板亦可包括如一埋設氧化物層(buried oxide layer)之一埋設介電層(未顯示)，此埋設氧化物層可藉由氧佈植技術(implantation of oxygen technology，SIMOX technology)、晶圓結合(wafer bonding)、選擇性磊晶成長、或其他適當方法之一方法所形成。實際上，不同實施例中可包括多種之適當基板結構及材料其中之一種。
    請參照第2圖，基板210亦可包括多個隔離結構，且此些隔離結構可包括不同結構且可使用不同製程技術所形成。舉例來說，隔離結構之一可包括淺溝槽隔離物220。淺溝槽隔離物220的形成可包括於基板210蝕刻形成一溝槽(未顯示)，並於溝槽內填入如氧化矽、氮化矽、或氮氧化矽之絕緣材料。經填滿之溝槽可具有如一氧化矽襯層及填滿溝槽內之氮化矽之一多重膜層結構。舉例來說，淺溝槽隔離物200的形成可採用一製程順序，其包括：成長一墊氧化物(pad oxide)、形成一低壓化學氣相沈積(LPCVD)氮化物層、採用阻劑及罩幕以圖案化形成一淺溝槽隔離物開口、於基板內蝕刻出一溝槽、選擇性成長一熱氧化物溝槽襯層以改善溝槽界面、採用化學氣相沈積氧化物(CVD oxide)填滿此溝槽、使用化學機械研磨(CMP)以移除過量之氧化物。
    於第2圖中，於形成淺溝槽隔離物之後，便於基板上定義出多個主動區。可藉由佈植技術於主動區內形成如P井區或N井區230之多個摻雜構件。在此可使用任何適當之習知或未來發展的佈植技術。
    請再次參照第1圖，步驟120包括了形成閘堆疊物(gate stacks)。本發明之多個實施例並非以形成閘堆疊物之任何特定方法為限。形成閘堆疊物之方法的範例包括形成一導電層於一介電層之上以及圖案化此導電層以形成閘堆疊物。上述介電層可包括氧化矽、高介電常數介電層、或其組合。上述導電層可包括多晶矽或金屬。關於具有高介電常數介電層之金屬閘堆疊物，部分實施例中包括閘優先(gate first)或閘最後(gate last)之製程，或一高介電常數介電層先(HK-first)或高介電常數介電材料最後(HK-last)之製程(其內之一高介電常數介電層分別於源極/汲極區形成之前獲之後所形成)。金屬閘堆疊物的形成亦可包括使用一假多晶矽閘結構，其可被移除並藉由一功函數金屬所取代。本發明之多個實施例並不以形成閘堆疊物之特定方法為限，而於部分實施例中可使用任何之適當方法。因此，除了描述其可使用之多種材料以及形成此些材料之製程外，在此並未詳細描述上述之高介電常數介電材料優先、高介電常數介電材料最後、閘優先及閘最後、及假閘極製程等。
    於採用多晶矽閘電極之一實施例中，於基板210上藉由臭氧氧化、化學氣相沈積、原子層沈積或任何之適當方法沈積如二氧化矽之一介電層240。接著，藉由化學氣相沈積技術沈積多晶矽245於介電層240上。接著採用如阻劑或更包括一硬罩幕以圖案化介電層240與多晶矽245，進而形成一閘堆疊物。
    再者，於主動區230內藉由離子佈植程序形成經摻雜之源極/汲極區250，且其對準於閘堆疊物。形成相關摻雜區之N型摻質可使用包括了磷、砷及或其他元素。P型摻質可使用包括硼、銦及或其他材料。於部分實施例中，源極/汲極區250可包括輕度摻雜汲極區(lightly doped drain，LDD)、重度摻雜源極/汲極部且亦可包括矽化物(silicide)以降低接觸電阻。此外，於部分實施例中，N型源極/汲極區可使用具有輕度磷摻雜之、重度磷摻雜或其他元素之一矽鍺磊晶成長材料(未顯示)。或者，部分實施例中可包括一均勻摻雜輪廓，例如藉由省略上述輕度摻雜汲極(LDD)構件與重度摻雜構件。主動區230可藉由單一或多重之佈植所形成。
    閘間隔物260可藉由介電沈積或乾蝕刻製程而形成。於部分實施例中，閘間隔物260可晚於淺摻雜汲極區形成之後但早於重度摻雜部形成前而形成。
    於形成源極/汲極區250後，可施行一或多個回火程序以活化源極/汲極區。上述回火程序包括快速熱回火(rapid thermal annealing，RTA)、雷射熱回火製程或其他適當之回火製程。舉例來說，高溫熱回火步驟可於介於900-1100℃之一溫度下施行，而其他實施例可使用介於不同範圍之一溫度。於另一實施例中，高溫熱回火包括了溫度高於600℃之熱製程。再者，於本實施例中可包括一瞬間回火(spike annealing)，其具有一非常短的時間。可接著藉由如沈積與研磨一適當製程以形成一層間介電層280於半導體基板與假閘堆疊物上。
    如前所述，於部分實施例中可包括取代介電層240之高介電常數介電材料以及可包括取代多晶矽245之一功函數金屬，其具有相同於如第1圖所示之基本外形，且包括主動區230、閘間隔物260及源極/汲極區250的使用。於一實施例中，步驟120包括沈積與回火一高介電常數介電材料層，且於高介電常數介電材料層之下方可額外地包括一薄氧化矽介面層。高介電常數介電材料層可包括二氧化鉿、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁合金、其他適當高介電常數介電材料或其組合。高介電常數介電材料層可藉由化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(ALD)、高密度電漿化學氣相沈積(HDPCVD)、金屬有機化學氣相沈積(MOCVD)、遙控電漿化學氣相沈積(RPCVD)、電漿加強型化學氣相沈積(PECVD)、低壓化學氣相沈積(LPCVD)、原子層化學氣相沈積(ALCVD)、大氣壓化學氣相沈積(APCVD)、其他適當方法或其組合。上述介面層可為氧化矽且可藉由如熱氧化法、原子層沈積或紫外線-臭氧氧化等多種適當方法所形成。可施行一高介電常數介電層沈積後回火以改善閘介電層的水氣控制情形。
    於具有高介電常數介電層與金屬閘之實施情形中，方法120亦可包括沈積一阻障層(barrier layer)於高介電常數介電層之上。阻障層(亦可稱之為上蓋層)為導電的且可避免金屬、矽或介電材料之間的層間擴散與反應。阻障層之材料選擇可包括耐火金屬及其氮化物(例如TiN、TaN、W2N、TiSiN、TaSiN)。金屬阻障層可藉由物理氣相沈積、化學氣相沈積、金屬有機化學氣相沈積與原子層沈積所形成。
    於上述實施情形中，步驟120可包括形成一N型金屬閘堆疊物及一P型金屬閘堆疊物，以分別作為於一N型裝置與一P型裝置內之閘電極。形成一N型金屬閘堆疊物可包括形成一氮化鉭層以及於此氮化鉭層之上形成一TiAl層及一TiAlN層。形成一P型金屬閘堆疊物可包括形成一氮化鉭層，以及於氮化鉭層之上形成一氮化鎢層，以及於氮化鎢層之上形成一TiAl層以及一TiAlN層。於一實施例中，N型金屬閘包括一氮化鉭層。而N型金屬層可額外地包括一TiAl層或一TiAlN層。於一實施例中，此些金屬層可藉由一化學氣相沈積或其他適當程序所沈積形成。藉由前述之方法，用於NFET與PFET之金屬閘堆疊物可具有不同之組成與形態。
    步驟130包括形成數個導電接觸物(electrical contacts)，如第2圖內所示之插拴(plugs)290與短路構件(shorting member)295。可蝕刻層間介電層280以形成接觸孔(contact holes)，而金屬插拴係形成於此接觸孔之內。短路構件295可為一金屬導線，其藉由沈積與圖案化一導體或藉由一鑲嵌製程所形成。金屬之插拴290與短路構件295可由銅、鎢、或其他適當導電材料及如濺鍍、化學氣相沈積、電鍍、或其組合之一適當方法所形成。上述方法亦可包括如化學機械研磨製程之一其他製程，其係早於短路構件295的形成但晚於金屬之插拴290形成後施行，以研磨基板及接著移除高於基板表面之過量的金屬與其他材料。於鑲嵌程序時，此化學機械研磨製程可額外地施行以形成上述短路構件295。
    上述導電接觸物可作為一多重膜層內連物之一部。而多重膜層內連物可包括如習知介層物或接觸物之垂直型內連物，以及如金屬導線之水平型內連物。不同之內連構件可應用包括銅、鎢與矽化物之不同導電材料。於一實施例中，係使用鑲嵌程序以形成包括接觸物之銅的多重內連結構。於其他實施例中，可使用鎢以於接觸孔內形成鎢插拴，藉以形成一接觸物。
    步驟140中包括偵測一測試圖案的電特性(electrical property)，且如果可以的話建立此電特性與一製程變異之關係。於一實施例中，步驟140可包括偵測一或多個測試圖案的電阻值，例如測試圖案200。經偵測之電特性可做為影響測試圖樣及影響如電晶體之一或多個裝置之製程變異的一較為可靠指標。於結構尺寸特性中、於摻雜中、於熱製程中、或於任何上述組合中及/或相似情形中之變異可影響一測試圖案之電特性(例如電阻值)。
    相比於自源極至汲極流通之電流之一電晶體，於測試圖案200內之電流沿著測試圖案之最長尺寸(例如介於短路構件之一部295a與295b間)而流通。因此，於測試測試圖案200之電阻值時，便產生了電流以沿著測試裝置之最長尺寸而流通，其係相比於具有一相似剖面輪廓之一習知電晶體的操作。
    於一示範之測試流程中，可偵測測試圖案200的電阻值並與一期望值相比較。於另一實施例中，偵測一測試圖案200之電阻值並與另一測試圖案之一偵測電阻值相比較。測試圖案200之偵測得電阻值的比較可為一製程變異之指標，當測試圖案200之電阻值與另一電阻值之一較大差異(ΔR)顯示了一較大程度的製程變異。可藉由得到此數值與經偵測之電特性之人工操作方式或藉由電腦操作方式以建立一測試結果與一製程變異間之關係。
    因此，於部分實施例中便可以設定某些範圍之電阻值差異為可接受或不可接受的範圍。於步驟140中之測試可包括基於此測試而判定一晶圓或批次(或甚至一晶圓內之單一晶粒區域)為有效的或無效的。
    本發明之實施例的範疇並不以關於第1圖之前述實際動作為限。此外，於部分實施例中可視需要而增加、省略或重新安排或修改一各或多個指令。舉例來說，於部分實施例中可更包括額外之測試步驟，以辨識製程變異或其他現象。於部分實施例中，測試圖案之電阻值測試對於半導體裝置之有效或失效辨識方面不具意義，但可更使之導向於其他測試。
    請參照第3圖，值得注意的是測試圖案200具有一端為接地的。如第3圖所示，當測試圖案之另一端維持於不同於接地一電壓勢能時，電壓偏壓(voltage biasing)可確保一適當之電流量而有助於測試圖案200之電特性測試。於其他實施例中，電壓偏壓可包括耦接測試圖案200之一端於不同於接地之一電壓勢能，而於測試時另一端可為一不同勢能(為接地或其他情形)。於部分實施例中，測試圖案200之閘電極為浮置(floating)的。其兩端或兩端之任一為接地的、偏壓的或浮置的，且於某些範例中可分別地控制每一端的狀態。
    於第3圖中，所示之測試圖案200包括了閘間隔物260，而於其他實施例中基於簡化結構之目的則可省略此閘間隔物。第4圖內繪示了一測試圖案400之實施例。測試圖案400相似於測試圖案200，但其省略了閘間隔物260。
    於其他實施例中，測試圖案可包括一閘電極，其並不延伸於主動區的整個長度之上或並不自一導電接觸物延伸至另一導電接觸物。第5圖繪示了一測試圖案500之實施例，其中閘電極245係依照上述情形設置。
    此外，測試圖案的多種材料可成形為任一其他形態。第6圖繪示了依據本發明之一實施例之一測試圖案600。第6圖內顯示了具有經圖案化之一不同形狀601-604之閘電極245。其他實施例中可包括採用不同方式所成形之測試圖案，例如使之具有一直角(或其他角度)而非使之成為條狀。再者，其他實施例中可採用有助於偵測製程變異之其他方法以改變側壁、主動區或其他結構之形狀。
    如前所述，於部分實施例中可包括形成兩個或兩個以上相鄰之測試圖案。第7圖為一圖式，其繪示了依據本發明一實施例之兩測試圖案710與720。於此實施例中，測試圖案710與720具有相同之結構且藉由相同製程而形成於同一晶圓之上。舉例來說，上述製程可包括摻雜、阻劑塗佈、微影曝光/顯影及阻劑移除。理論上，測試圖案710與720應該相同且藉由具有相同電特性而表現出其相同性。相關測試可包括計算測試圖樣710與720之間的電阻值差異以及其偏壓與U%。非零值之電阻值差異或不同之偏壓值或U%數值顯示了製程變異。依照測試結果，可進行或不進行後續動作。
    本發明之數個實施例可包括一或多個習知方法。如前所述，習知方法採用了包括一基板部但不包括可受到製程變異影響之其他構件的測試圖案。相反地，本發明之一實施例中其採用一金氧半導體裝置(MOS)形態，其包括一閘電極以及為一介電層此以分隔此閘電極與基板內一主動區。如此實施例之電阻式值測圖案包括如位於基板上之主動元件之許多相同構件。此外，此測試圖案係由形成晶圓之主動裝置之介電層與閘電極之相同製程所形成。因此，依據本實施例之測試圖案可較為忠實地複製了此主動裝置，故因此對於會影響閘電極與閘介電層之晶圓層級之製程變異較為敏感。
    雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．方法
    110、120、130、140．．．步驟
    200．．．測試圖案
    210．．．基板
    220．．．淺溝槽隔離物
    230．．．摻雜構件
    240．．．介電層
    245．．．閘電極/多晶矽
    250．．．源極/汲極區
    260．．．閘間隔物
    280．．．層間介電層
    290．．．插拴
    295．．．短路構件
    295a、295b．．．短路構件之一部
    300、400、500、600．．．測試圖案
    601、602、603、604．．．閘電極之形狀
    710、720．．．測試圖案
    第1圖為一流程圖，顯示了依據本發明之多個目的之一電阻式半導體測試結構之製造與測試之一範例；
    第2圖為一剖面圖，顯示了依據本發明之多個目的之一電阻式半導體測試結構之一實施例；以及
    第3-7圖為一系列上視圖，顯示了依據本發明之多個目的之數個半導體測試結構。
    100．．．方法
    110、120、130、140．．．步驟
    权利要求:
    Claims (10)
    [1] 一種電阻式測試結構，包括：一半導體基板，具有一主動區；一閘堆疊物，形成於該主動區之上；一第一導電接觸物，連接該閘堆疊物之相對側之該主動區，該第一導電接觸物提供橫跨該閘堆疊物之一第一尺寸之一電性短路情形；以及一第二導電接觸物，連結於該閘堆疊物之相對側之該主動區，該第二導電接觸物提供橫跨該閘堆疊物之一第一尺寸之一電性短路情形，該第一導電接觸物與該第二導電接觸物沿垂直於該第一尺寸之該閘堆疊物之一第二尺寸而相分隔。
    [2] 如申請專利範圍第1項所述之電阻式測試結構，其中該閘堆疊物包括不延伸於該主動區之該第二尺寸內整個表面上之一閘電極。
    [3] 如申請專利範圍第1項所述之電阻式測試結構，其中該閘堆疊物係依照以下之一形態而設置：該第一導電接觸物與第二導電接觸物其中之一或全部為接地的；該第一導電接觸物與該第二導電接觸物其中之一或全部為經過電壓偏壓的；以及該第一導電接觸物與該第二導電接觸物其中之一或全部為浮置的。
    [4] 如申請專利範圍第1項所述之電阻式測試結構，其中該主動區包括一均勻摻雜輪廓或包括一重度摻雜區及一輕度摻雜區。
    [5] 如申請專利範圍第1項所述之電阻式測試結構，其中該第一導電接觸物與該第二導電接觸物分別包括位於兩側之一對金屬插拴以及耦接於該對金屬插拴之一短路構件。
    [6] 如申請專利範圍第1項所述之電阻式測試結構，其係形成於下述之一位置：一假晶圓；一產品晶圓之一切割道；以及一產品晶圓之一電路區。
    [7] 一種電阻裝置之操作方法，其中該電阻裝置包括具有藉由一介電物與一閘電極分隔之一主動區之一基板以及沿該閘電極之一最長尺寸設置之複數個導電插拴，該方法包括：施行一或多個製程以形成該電阻裝置；量測該些導電接觸物間之一電阻值；以及建立經量測之該電阻值與一或多個製程內變異之關係。
    [8] 如申請專利範圍第7項所述之電阻裝置之操作方法，其中該變異包括於電阻裝置內之一結構之一尺寸的變異、於一摻雜步驟中之變異或於一熱製程中之變異。
    [9] 如申請專利範圍第7項所述之電阻裝置之操作方法，更包括至少下述操作之一：經比對後顯示該變異未處於可接受範圍之內，標示一半導體裝置為無效的；以及經比對後顯示該變異係處於可接受範圍之內，標示一半導體裝置為有效的。
    [10] 一種半導體裝置，包括：一金氧半導體結構，包括：半導體基板，具有一主動區及形成於該主動區上之一閘堆疊物；一對第一導電接觸物，接觸該閘堆疊物之相對側之該主動區，該對第一導電接觸物沿該閘堆疊物之一第一尺寸而電性接觸；以及一對第二導電接觸物，接觸該閘堆疊物之相對側之該主動區，該對第二導電接觸物沿該閘堆疊物之一第一尺寸而電性接觸，該對第一導電接觸物與該對第二導電接觸物沿垂直於該第一尺寸之該閘堆疊物之一第二尺寸而相分隔。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI466211B|2014-12-21|電阻式測試結構、半導體裝置及電阻裝置之操作方法
    US10504890B2|2019-12-10|High density nanosheet diodes
    US8530894B2|2013-09-10|Test structure for monitoring process characteristics for forming embedded semiconductor alloys in drain/source regions
    US20160187414A1|2016-06-30|Device having finfets and method for measuring resistance of the finfets thereof
    US20200168698A1|2020-05-28|Tunable on-chip nanosheet resistor
    US9275989B2|2016-03-01|Capacitors positioned at the device level in an integrated circuit product and methods of making such capacitors
    US10078108B2|2018-09-18|Test structure, fabrication method, and test method
    TWI583978B|2017-05-21|具有包含雙向保護二極體之測試結構的積體電路
    US20200203335A1|2020-06-25|Semiconductor device
    CN108122798B|2020-03-10|测试结构及其形成方法、测试方法
    US9129910B2|2015-09-08|Wafer processing
    JP2019197789A|2019-11-14|半導体装置及び半導体装置の製造方法
    US10867912B2|2020-12-15|Dummy fill scheme for use with passive devices
    US9977072B2|2018-05-22|Semiconductor structure and method for operating the same
    US11049784B2|2021-06-29|Semiconductor device for use in harsh media
    US10236382B2|2019-03-19|Multiple finFET formation with epitaxy separation
    US10079186B2|2018-09-18|Semiconductor device and method of fabricating the same
    TW201306259A|2013-02-01|半導體元件及其製作方法
    同族专利:
    公开号 | 公开日
    KR101432882B1|2014-08-26|
    US9250286B2|2016-02-02|
    KR20130032814A|2013-04-02|
    CN103022009A|2013-04-03|
    US8704224B2|2014-04-22|
    CN103022009B|2015-06-10|
    US20140203282A1|2014-07-24|
    US20140206113A1|2014-07-24|
    US9377503B2|2016-06-28|
    TWI466211B|2014-12-21|
    US20130076385A1|2013-03-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100506052B1|2000-12-20|2005-08-05|매그나칩 반도체 유한회사|반도체 디바이스의 배선 형성 방법|
    US6870939B2|2001-11-28|2005-03-22|Industrial Technology Research Institute|SMT-type structure of the silicon-based electret condenser microphone|
    DE10314503B4|2003-03-31|2008-07-31|Advanced Micro Devices, Inc., Sunnyvale|Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika|
    KR20050106866A|2004-05-06|2005-11-11|주식회사 하이닉스반도체|테스트패턴을 포함하는 반도체소자의 제조 방법|
    JP4434109B2|2005-09-05|2010-03-17|株式会社日立製作所|電気・音響変換素子|
    US7818698B2|2007-06-29|2010-10-19|Taiwan Semiconductor Manufacturing Company, Ltd.|Accurate parasitic capacitance extraction for ultra large scale integrated circuits|
    KR101318946B1|2007-08-09|2013-10-17|삼성전자주식회사|테스트 장치, 스태틱 메모리 테스트 장치 및 반도체 집적회로 장치|
    JP5265898B2|2007-09-25|2013-08-14|ルネサスエレクトロニクス株式会社|半導体装置|
    KR100933388B1|2007-12-15|2009-12-22|주식회사 동부하이텍|반도체의 테스트 패턴|
    KR20100013951A|2008-08-01|2010-02-10|주식회사 하이닉스반도체|반도체 소자의 테스트 패턴 및 그의 제조 방법|
    CN101930905A|2009-06-23|2010-12-29|联华电子股份有限公司|检测结构与线上晶片监测方法|
    CN102122637B|2010-01-08|2013-09-11|中芯国际集成电路制造有限公司|检测结构、检测方法及形成检测结构的方法|
    US8704224B2|2011-09-23|2014-04-22|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor test structures|
    US9452924B2|2012-06-15|2016-09-27|Taiwan Semiconductor Manufacturing Company, Ltd.|MEMS devices and fabrication methods thereof|US8704224B2|2011-09-23|2014-04-22|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor test structures|
    CN104658938B|2013-11-21|2018-05-08|中芯国际集成电路制造有限公司|一种用于测量硅化物电阻的测试结构|
    JP5798669B2|2013-12-03|2015-10-21|株式会社神戸製鋼所|酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置|
    CN104764932B|2014-01-07|2017-10-24|北大方正集团有限公司|一种mos管阱电阻的测量装置及测量方法|
    US10234499B1|2016-08-01|2019-03-19|Keysight Technologies, Inc.|Integrated circuit testing using on-chip electrical test structure|
    US10276458B2|2016-12-15|2019-04-30|Taiwan Semiconductor Manufacturing Co., Ltd.|Method for testing bridging in adjacent semiconductor devices and test structure|
    DE102017127641A1|2016-12-15|2018-06-21|Taiwan Semiconductor Manufacturing Co., Ltd.|Verfahren zum Überbrückungstesten in benachbarten Halbleitervorrichtungen und Testaufbau|
    CN108269861B|2016-12-30|2021-06-08|中芯国际集成电路制造有限公司|Mos电容及其形成方法|
    CN109119350B|2017-06-23|2021-03-09|中芯国际集成电路制造有限公司|半导体结构及其形成方法、测量电阻的方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/241,634|US8704224B2|2011-09-23|2011-09-23|Semiconductor test structures|
    [返回顶部]